चित्र:JFET Transistor.svg

testwiki से
नेविगेशन पर जाएँ खोज पर जाएँ
मूल चित्र (SVG फ़ाइल, साधारणतः ६०० × २१० पिक्सेल, फ़ाइल का आकार: ९ KB)

यह चित्र विकिमीडिया कॉमन्स से है और दूसरे परियोजनाओं द्वारा भी प्रयोग की जा सकती है। वहाँ पर इसके चित्र विवरण पृष्ठ में मौजूद विवरण नीचे दिखाई गई है।

सारांश

विवरण
Polski: Uproszczona budowa tranzystora polowego złączowego (JFET): S – źródło, D – Dren, G – Bramka, 1 – Ładunek przestrzenny, 2 – Kanał.
दिनांक
स्रोत Na podstawie: Stacewicz T., Kotlicki A., Elektronika w laboratorium naukowym, Wydawnictwo Naukowe PWN, Warszawa 1994, ISBN 83-01-11531-9
लेखक वेक्टरीकरण: Harkonnen²

लाइसेंस

Public domain मैं, इस कार्य का/की कॉपीराइट धारक, इस कार्य को सार्वजनिक डोमेन में प्रकाशित करता/करती हूँ। यह पूरे विश्व में लागू होता है।
कुछ देशों में यह कानूनी तौर पर नहीं हो सकता है; ऐसा हो तो:
मैं सभी को इस कार्य का इस्तेमाल किसी भी उद्देश्य से, बिना किसी बाधाओं के इन शर्तों के कानून द्वारा अनिवार्य किए तक करने की अनुमति देता/देती हूँ।

Captions

Add a one-line explanation of what this file represents

Items portrayed in this file

चित्रण

चित्र का इतिहास

चित्र पुराने समय में कैसी दिखती थी यह जानने के लिए दिनांक/समय पर क्लिक करें।

दिनांक/समयथंबनेलआकारसदस्यटिप्पणी
वर्तमान१९:१५, २४ जून २००७१९:१५, २४ जून २००७ के संस्करण का थंबनेल संस्करण६०० × २१० (९ KB)wikimediacommons>Harkonnen2{{Information |Description=Uproszczona budowa tranzystora polowego złączowego (JFET); S- źródło, D - Dren, G - Bramka; 1. Ładunek przestrzenny, 2. Kanał |Source=Stacewicz T., Kotlicki a., "Elektronika w laboratorium naukowym", Wydawnictwo naukowe P

यह पृष्ठ इस चित्र का इस्तेमाल करता है: